Report2 행렬연산

#include <iostream> #include <fstream> #include <cmath> #include <iomanip> using namespace std; //1.a+b //2.b-3a //3.(a+b)의 전치행렬...

2 minute read

Report1

#include <iostream> #include <fstream> #include <cmath> #include <iomanip> using namespace std; int main(void) { double...

1 minute read

10진법 Counter

JK 플립플롭 4개로 10진법 Counter를 만들고 그 결과값을  74LS47에 연결해 7세그먼트 FND 507로 출력했습니다.  T-XBhgNZRsw$ mIzGgSeyI-o$

1 minute read

4bit Up / Down Counter

논리 회로 실습시간에 구현한 4비트 업 다운 카운터 입니다.; 선이 장난이 아니군요 ㅋ siwpzLDTfHU$ 아래의...

1 minute read

플립플롭의 verilog HDL설계

다음에 주어진 대로 VHDL로 설계하시오 1. JK플립플롭을 설계하고, 입출력파형이 정상임을 확인한다. 2. JK플립플롭을 부품으로하여 D플립플롭을...

7 minute read